Proje Adı: Programlanabilir Lojik Elemanlar ( VHDL ve VerilogDonanım Dillerinin Öğrenilmesi ve Bu Dillerde yazılan Programların SimüleEdilmesi)
Projeyi Yapanlar: Ahmet Faruk Uğur, Halûk Bayram
Proje Danışmanı : Prof. Dr. Kenan Danışman
Proje Adı: Fuzzy logic controller in FPGA <<<<< Devam ediyor >>>>>
PLA, PAL, CPLD ve FPGA Mimari Yapıları
Donanım Tanımlama Dilleri ( Hardware Description Language)
Verilog ile ilgili hazırladığım sayfa
VHDL yakında...